Поляков А. К. - Языки VHDL и VERILOG в проектировании цифровой аппаратуры (Системы проектирования) - 2016.pdf

udp://tracker.bitsearch.to:1337/announce

udp://tracker2.dler.com:80/announce

udp://tracker.breizh.pm:6969/announce

udp://tracker.torrent.eu.org:451/announce

udp://www.torrent.eu.org:451/announce

udp://tracker.moeking.me:6969/announce

udp://tracker.opentrackr.org:1337/announce

udp://open.stealth.si:80/announce

udp://pow7.com:80/announce

udp://tracker.leech.ie:1337/announce

udp://movies.zsw.ca:6969/announce

udp://tracker.blacksparrowmedia.net:6969/announce

udp://opentracker.i2p.rocks:6969/announce

udp://exodus.desync.com:6969/announce

udp://tracker.theoks.net:6969/announce

udp://bt2.archive.org:6969/announce

udp://bt1.archive.org:6969/announce

udp://tracker.army:6969/announce

udp://explodie.org:6969/announce

udp://tracker1.bt.moack.co.kr:80/announce

udp://tracker.dler.com:6969/announce